PATENT ABSTRACTS OF JAPAN

(11)Publication number:

06-067905

(43) Date of publication of application: 11.03.1994

(51)Int.Cl.

G06F 9/46

(21)Application number: 04-217611

(71)Applicant: MATSUSHITA ELECTRIC IND CO

(22)Date of filing:

17.08.1992

(72)Inventor: SUEHIRO KENICHI


MIZUGUCHI HIROSHI

(54) MICROPROCESSOR

(57)Abstract:

PURPOSE: To generate an execution switching signal corresponding to the number of programs in terms of hardware add to time-divisionally execute the plural programs.

CONSTITUTION: When a processing start instruction is executed, an execution program management circuit 700 sets head address data on the program which is to be newly started in an unused area in instruction pointers IPO-IP9 being the storage areas of an execution address storage circuit 800, and supplies the addition signal of the execution program to an execution switching circuit 200. Thus, the number of the programs to be executed in parallel is increased. When a processing termination instruction is executed, the execution program management circuit 700 sets the instruction pointer where address data of the program terminating execution is stored to be an unused state, and supplies the elimination signal of the execution program to the execution switching circuit 200. Thus, the number of the



programs to be executed in parallel is reduced. Thus, the number of the execution programs can easily be changed by software.

G 0 6 F 9/46

(19)日本国特許庁(JP) (12) 公開特許公報(A)

(11)特許出願公開番号

特開平6-67905

(43)公開日 平成6年(1994)3月11日

(51)Int.Cl.5

識別記号 庁内整理番号 3 4 0 E 8120-5B

FΙ

技術表示箇所

審査請求 未請求 請求項の数6(全21頁)

(21)出願番号

特願平4-217611

(22)出願日

平成 4年(1992) 8月17日

(71)出願人 000005821

松下電器産業株式会社

大阪府門真市大字門真1006番地

(72)発明者 末廣 憲一

大阪府門真市大字門真1006番地 松下電器

産業株式会社内

(72) 発明者 水口 博

大阪府門真市大字門真1006番地 松下電器

産業株式会社内


(74)代理人 弁理士 小鍜治 明 (外2名)

(54) 【発明の名称】 マイクロプロセッサ

(57)【要約】

【目的】 プログラム数に応じた実行切換信号をハード ウェア的に発生し、複数のプログラムを時分割で実行で きるようにする。

【構成】 処理起動命令が実行されると、実行プログラ ム管理回路700は、実行アドレス格納回路800の格納領域 であるインストラクションポインタIPO~IP9の中の未使 用領域に、新たに起動するプログラムの先頭アドレスデ ータを設定し、実行切換回路200に実行プログラムの追 加信号を供給するため、並列に実行するプログラム数が 増加する。また、処理終了命令が実行されると、実行プ ログラム管理回路700は、実行を終了させるプログラム のアドレスデータが格納されたインストラクションポイ ンタを未使用状態とし、実行切換回路200に実行プログ ラムの削除信号を供給するため、並列に実行するプログ ラム数が減少する。従って、ソフトウェアにより実行プ ログラム数を容易に変更できる。



【特許請求の範囲】

【請求項1】 命令群で構成された少なくとも1種類以 上のプログラムを格納するプログラム格納手段と、 供給されるプログラムアドレスデータに応じて、前記プ ログラム格納手段に格納された特定の命令を選択する命 令選択手段と、

実行している各プログラムの実行位置を示すプログラム アドレスデータ群を格納する実行アドレス格納手段と、 並列に実行しているプログラムの個数に応じて、プログ ラムの実行切換信号を出力する実行切換手段と、 命令の実行サイクルを発生するタイミングジェネレータ

前記実行切換信号と前記命令の実行サイクルに基づい て、前記実行アドレス格納手段に格納されているプログ ラムアドレスデータの何れか1つを選択し、前記命令選 択手段に出力する実行プログラム選択手段と、

各プログラムの実行に従って、前記実行アドレス格納手 段に格納された当該アドレスデータを更新するアドレス 更新手段と、

特定のプログラムの実行命令が分岐命令の場合には、前 20 記実行アドレス格納手段の当該実行アドレス格納データ を分岐命令が示すアドレスデータに変更する分岐アドレ ス設定手段と、

特定のプログラムの実行命令が処理起動命令の場合に は、新たなプログラムアドレスデータを前記実行アドレ ス格納手段に追加し、処理終了命令の場合には、実行が 終了したプログラムのアドレスデータを前記実行アドレ ス格納手段から削除する実行プログラム管理手段と、 前記プログラム格納手段から出力される命令に基づいて データの演算を行う演算手段とを備えたマイクロプロセ 30 供給されるプログラムアドレスデータに応じて、前記プ ッサ。

【請求項2】 実行アドレス格納手段には最初に起動す るプログラムの先頭アドレスがあらかじめ格納されてお り、初期状態では、このプログラムの実行が自動的に行 われることを特徴とする請求項1記載のマイクロプロセ ッサ。

【請求項3】 実行アドレス格納手段は通常のディジタ ルデータの格納を行うRAMと共通のデータ格納手段で あることを特徴とする請求項1記載のマイクロプロセッ サ。

【請求項4】 演算手段は実行するプログラムごとに独 立したデータ格納領域を備えていることを特徴とする請 求項1記載のマイクロプロセッサ。

【請求項5】 命令群で構成された少なくとも1種類以 上のプログラムを格納するプログラム格納手段と、

供給されるプログラムアドレスデータに応じて、前記プ ログラム格納手段に格納された特定の命令を選択する命 令選択手段と、

実行している各プログラムの実行位置を示すプログラム アドレスデータ群を格納する実行アドレス格納手段と、

並列に実行しているプログラムの個数に応じて、プログ ラムの実行切換信号を出力する実行切換手段と、 命令の実行サイクルを発生するタイミングジェネレータ

前記実行切換信号と前記命令の実行サイクルに基づい て、前記実行アドレス格納手段に格納されているプログ ラムアドレスデータの何れか1つを選択し、前記命令選 択手段に出力する実行プログラム選択手段と、

各プログラムの実行に従って、前記実行アドレス格納手 10 段に格納された当該アドレスデータを更新するアドレス 更新手段と、

特定のプログラムの実行命令が分岐命令の場合には、前 記実行アドレス格納手段の当該実行アドレス格納データ を分岐命令が示すアドレスデータに変更する分岐アドレ ス設定手段と、

特定のプログラムの実行命令が処理起動命令の場合に は、新たなプログラムアドレスデータを前記実行アドレ ス格納手段に追加し、処理終了命令の場合には、実行が 終了したプログラムのアドレスデータを前記実行アドレ ス格納手段から削除する実行プログラム管理手段と、

特定のプログラムの実行命令が連続処理開始命令の場合 には、実行切換禁止信号を出力し、連続処理終了命令が 実行されるまでプログラムの実行切換を中断させる連続 処理制御手段と、

前記プログラム格納手段から出力される命令に基づいて データの演算を行う演算手段とを備えたマイクロプロセ ッサ。

【請求項6】 命令群で構成された少なくとも1種類以 上のプログラムを格納するプログラム格納手段と、

ログラム格納手段に格納された特定の命令を選択する命 令選択手段と、

実行している各プログラムの実行位置を示すプログラム アドレスデータ群を格納する実行アドレス格納手段と、 前記実行アドレス格納手段のデータ格納状態を示す実行 状態フラグと、

並列に実行しているプログラムの個数に応じて、プログ ラムの実行切換信号を出力する実行切換手段と、

命令の実行サイクルを発生するタイミングジェネレータ 40 と、

前記実行切換信号と前記命令の実行サイクルに基づい て、前記実行アドレス格納手段に格納されているプログ ラムアドレスデータの何れか1つを選択し、前記命令選 択手段に出力する実行プログラム選択手段と、

各プログラムの実行に従って、前記実行アドレス格納手 段に格納された当該アドレスデータを更新するアドレス 更新手段と、

特定のプログラムの実行命令が分岐命令の場合には、前 記実行アドレス格納手段の当該実行アドレス格納データ 50 を分岐命令が示すアドレスデータに変更する分岐アドレ

2

ス設定手段と、

特定のプログラムの実行命令が処理起動命令の場合に は、新たなプログラムアドレスデータを前記実行アドレ ス格納手段に追加し、処理終了命令の場合には、実行が 終了したプログラムのアドレスデータを前記実行アドレ ス格納手段から削除する実行プログラム管理手段と、 前記プログラム格納手段から出力される命令に基づいて データの演算を行う演算手段とを備えたマイクロプロセ ッサ。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は複数のプログラムを時分 割で実行することができるマイクロプロセッサに関する ものである。

[00002]

【従来の技術】近年マイクロプロセッサはあらゆる方面 で多用されており、その構成としては、順次実行される 命令群からなるプログラムを格納するプログラム格納手 段と、ディジタルデータの読み書きが可能なデータ格納 手段と、ディジタルデータの演算を実行する演算手段 と、前記データ格納手段の入出力端子と前記演算手段の 入出力端子を接続するデータバスと、前記プログラム格 納手段から送出される命令に基づいて前記データ格納手 段と前記演算手段の動作をコントロールするコントロー ル手段と、命令の実行タイミング信号を発生するタイミ ングジェネレータと、前記タイミングジェネレータの出 力に基づいて前記プログラム格納手段に格納された特定 の命令を選択する命令選択手段とを備えていることに特 徴づけられる。

[0003]

【発明が解決しようとする課題】しかしながら従来の構 成では、1つのマイクロプロセッサでは1つのプログラ ムのみが実行され、さらに、あらかじめ定められた順序 に従ってデータの処理を実行していくために、プログラ ムが膨大になるにつれて、マイクロプロセッサの外部か らの要求であり、独立して非同期に発生する外部データ の取り込みやそれに基づくデータ処理の実行サイクルが 長くなるという問題点を有していた。

【0004】また、データ処理効率を高めるために、メ モリ領域や入出力ポートを共有した状態で、複数のマイ 40 クロプロセッサを使って、複数のプログラムを並列に実 行した場合には、共有したメモリ領域や入出力ポートを 全く同時に複数のマイクロプロセッサが使用することに よって誤動作が生じるという問題点を有していた。

【0005】さらに、1つのマイクロプロセッサ上で、 複数のプログラムの実行の切換を可能にするソフトウェ アであるタスクモニタ等を実行し、ソフトウェア的に複 数のプログラムを実行した場合には、このタスクモニタ 等が、切換を行っている複数のプログラムの管理を行う ための複雑なプログラム処理に時間を要するという問題 50 領域を備えていることを特徴とする。

点や、また、プログラムの実行切換のたびに、演算結果 や各種フラグ及び実行を切換える直前のプログラムアド レスデータ等をデータ格納領域に退避させる必要がある ため、プログラムの実行切換に時間を要し、切換を頻繁 に行うと実際のプログラム処理時間よりもプログラムの 実行切換時間の方がマイクロプロセッサの実行時間の大 半を占めてしまうという問題点を有していた。

【0006】本発明は上記従来の問題点を解決するもの で、ハードウェア的に複数の処理を並列して時分割で実 10 行する、データ処理効率の高いマイクロプロセッサを提 供することを目的とする。

[0007]

【課題を解決するための手段】本発明のマイクロプロセ ッサは、命令群で構成された少なくとも1種類以上のプ ログラムを格納するプログラム格納手段と、供給される プログラムアドレスデータに応じて、プログラム格納手 段に格納された特定の命令を選択する命令選択手段と、 実行している各プログラムの実行位置を示すプログラム アドレスデータ群を格納する実行アドレス格納手段と、 20 並列に実行しているプログラムの個数に応じて、プログ ラムの実行切換信号を出力する実行切換手段と、命令の 実行サイクルを発生するタイミングジェネレータと、実 行切換信号と命令の実行サイクルに基づいて、実行アド レス格納手段に格納されているプログラムアドレスデー タの何れか1つを選択し、命令選択手段に出力する実行 プログラム選択手段と、各プログラムの実行に従って、 実行アドレス格納手段に格納された当該アドレスデータ を更新するアドレス更新手段と、特定のプログラムの実 行命令が分岐命令の場合には、実行アドレス格納手段の 30 当該実行アドレス格納データを分岐命令が示すアドレス データに変更する分岐アドレス設定手段と、特定のプロ グラムの実行命令が処理起動命令の場合には、新たなプ ログラムアドレスデータを実行アドレス格納手段に追加 し、処理終了命令の場合には、実行が終了したプログラ ムのアドレスデータを実行アドレス格納手段から削除す る実行プログラム管理手段と、プログラム格納手段から 出力される命令に基づいてデータの演算を行う演算手段 とを備えたものである。

【0008】また、本発明のマイクロプロセッサは、実 行アドレス格納手段には最初に起動するプログラムの先 頭アドレスがあらかじめ格納されており、初期状態で は、このプログラムの実行が自動的に行われることを特 徴とする。

【0009】また、本発明のマイクロプロセッサは、実 行アドレス格納手段は通常のディジタルデータの格納を 行うRAMと共通のデータ格納手段であることを特徴と する。

【0010】また、本発明のマイクロプロセッサは、演 算手段は実行するプログラムごとに独立したデータ格納

【0011】また、本発明のマイクロプロセッサは、命 令群で構成された少なくとも 1 種類以上のプログラムを 格納するプログラム格納手段と、供給されるプログラム アドレスデータに応じて、プログラム格納手段に格納さ れた特定の命令を選択する命令選択手段と、実行してい る各プログラムの実行位置を示すプログラムアドレスデ ータ群を格納する実行アドレス格納手段と、並列に実行 しているプログラムの個数に応じて、プログラムの実行 切換信号を出力する実行切換手段と、命令の実行サイク ルを発生するタイミングジェネレータと、実行切換信号 10 と命令の実行サイクルに基づいて、実行アドレス格納手 段に格納されているプログラムアドレスデータの何れか 1つを選択し、命令選択手段に出力する実行プログラム 選択手段と、各プログラムの実行に従って、実行アドレ ス格納手段に格納された当該アドレスデータを更新する アドレス更新手段と、特定のプログラムの実行命令が分 岐命令の場合には、実行アドレス格納手段の当該実行ア ドレス格納データを分岐命令が示すアドレスデータに変 更する分岐アドレス設定手段と、特定のプログラムの実 行命令が処理起動命令の場合には、新たなプログラムア 20 ドレスデータを実行アドレス格納手段に追加し、処理終 了命令の場合には、実行が終了したプログラムのアドレ スデータを実行アドレス格納手段から削除する実行プロ グラム管理手段と、特定のプログラムの実行命令が連続 処理開始命令の場合には、実行切換禁止信号を出力し、 連続処理終了命令が実行されるまでプログラムの実行切 換を中断させる連続処理制御手段と、プログラム格納手 段から出力される命令に基づいてデータの演算を行う演 算手段とを備えたものである。

令群で構成された少なくとも1種類以上のプログラムを 格納するプログラム格納手段と、供給されるプログラム アドレスデータに応じて、プログラム格納手段に格納さ れた特定の命令を選択する命令選択手段と、実行してい る各プログラムの実行位置を示すプログラムアドレスデ ータ群を格納する実行アドレス格納手段と、実行アドレ ス格納手段のデータ格納状態を示す実行状態フラグと、 並列に実行しているプログラムの個数に応じて、プログ ラムの実行切換信号を出力する実行切換手段と、命令の 実行サイクルを発生するタイミングジェネレータと、実 40 行切換信号と命令の実行サイクルに基づいて、実行アド レス格納手段に格納されているプログラムアドレスデー タの何れか1つを選択し、命令選択手段に出力する実行 プログラム選択手段と、各プログラムの実行に従って、 実行アドレス格納手段に格納された当該アドレスデータ を更新するアドレス更新手段と、特定のプログラムの実 行命令が分岐命令の場合には、実行アドレス格納手段の 当該実行アドレス格納データを分岐命令が示すアドレス データに変更する分岐アドレス設定手段と、特定のプロ グラムの実行命令が処理起動命令の場合には、新たなプ 50 理手段が、実行が終了するプログラムのプログラムアド

ログラムアドレスデータを実行アドレス格納手段に追加 し、処理終了命令の場合には、実行が終了したプログラ ムのアドレスデータを実行アドレス格納手段から削除す る実行プログラム管理手段と、プログラム格納手段から 出力される命令に基づいてデータの演算を行う演算手段 とを備えたものである。

[0013]

【作用】上記構成によれば、並列に実行するプログラム 数を増加させる場合には、プログラム管理手段が、実行 するプログラムのプログラムアドレスデータを実行アド レス格納手段に追加し、実行切換手段が増加した実行プ ログラム数に応じて、プログラムの実行切換信号を発生 する。また、並列に実行するプログラム数を減少させる 場合には、プログラム管理手段が、実行を終了させるプ ログラムのプログラムアドレスデータを実行アドレス格 納手段から削除し、実行切換手段が減少した実行プログ ラム数に応じて、プログラムの実行切換信号を発生す る。

【0014】従って、従来のマイクロプロセッサのよう に独立して非同期に発生する外部データの取り込みやそ れに基づくデータ処理の実行サイクルが長くかからず、 独立に、しかも非同期に発生する複数の処理に対して即 座に対処することができる。

【0015】また、上記構成によれば、実行アドレス格 納手段はマイクロプロセッサの起動時に、最初に実行さ れるプログラムの先頭アドレスがあらかじめ格納されて いることにより、マイクロプロセッサの初期化プログラ ムを簡単に実行することができる。

【0016】また、上記構成によれば、実行アドレス格 【0012】また、本発明のマイクロプロセッサは、命 30 納手段が通常のディジタルデータの格納手段であるRA M領域内に構成されることによって、メモリーであるR AMを有効に活用することができる。

> 【0017】また、上記構成によれば、演算手段は実行 するプログラムごとに独立したデータ格納領域を備える ことによって、実行プログラムごとに、RAM領域内に 演算結果の一時的な退避領域を設ける必要がなくなり、 RAM領域を有効に使用できる。

【0018】また、上記構成によれば、連続処理開始命 令が実行されると、連続処理制御手段により、実行切換 禁止信号が出力され、連続処理終了命令が実行されるま でプログラムの実行切換が中止される。

【0019】従って、従来のように、共有しているメモ リーや入出力回路に対し、並列して実行している複数の プログラムが全く同時に使用するということが起きず、 簡単に誤動作の発生を防止することができる。

【0020】また、上記構成によれば、実行プログラム 管理手段が、実行するプログラムのプログラムアドレス データを実行アドレス格納手段に追加すると、実行状態 フラグの該当するフラグが設定され、実行プログラム管 レスデータを削除すると、実行状態フラグの該当するフラグの設定が解除される。

【0021】従って、ソフトウェア的に複数のプログラムを実行する従来のタスクモニタ等のように、複数のプログラムの実行状態の管理を行うための複雑なプログラム処理が不用となり、簡単なプログラムで並列に実行しているプログラムの実行状態の管理を行うことができる。

[0022]

【実施例】以下、本発明の一実施例について、図面を参 10 照しながら説明する。

【0023】図1は、本発明の第1の実施例のマイクロ プロセッサの構成を示すブロック図である。図1に示す ように、マイクロプロセッサは、プログラム格納手段と なる命令ROM300と、命令選択手段となる命令選択 回路400と、読み出し命令格納領域として命令レジス タPRO~PR9を有する命令レジスタ群500と、命 令レジスタを選択する命令レジスタ選択回路510と、 命令デコーダ600と、実行アドレス格納領域としてイ ンストラクションポインタ I P 0~ I P 9を有する実行 20 アドレス格納手段となる実行アドレス格納回路800 と、実行切換手段となる実行切換回路200と、タイミ ングジェネレータ100と、実行プログラム選択手段と なるプログラム選択回路900と、アドレス更新手段と なるアドレス更新回路1000と、分岐アドレス設定手 段となる分岐アドレス設定回路1100と、実行プログ ラム管理手段となる実行プログラム管理回路700と、 演算手段となるALU1300、レジスタA1310、 レジスタB1320, アキュムレータ1330, フラグ 1340と、入出力回路1200と、RAM1400 と、RAMの格納領域の何れかを選択するアドレスデコ ーダ1410、スタックポインタ1420と、データバ ス1500とアドレスバス1600とからなる。

【0024】タイミングジェネレータ100は外部クロック入力端子10から供給されるクロック信号をもとに命令の実行サイクルの基準となるタイミング信号を発生し、その出力信号は実行切換回路200及びマイクロプロセッサ各部に供給されている。実行切換回路200は並列に実行しているプログラム数に応じて、プログラムの実行切換信号を発生し、その出力信号をプログラム選択回路900及び命令レジスタ選択回路510に供給する。

【0025】命令ROM300は命令群で構成された複数のプログラムが格納されている。命令選択回路400は供給されるプログラムアドレスデータに応じて命令ROM300に格納された命令コードデータの何れかを選択し、選択した命令コードデータが命令の場合には命令レジスタ選択回路510に供給し、選択した命令コードデータがアドレスデータの場合にはアドレスバス1600、分岐アドレス設定回路1100及び実行プログラム

管理回路700に供給し、選択した命令コードデータが 数値データの場合にはデータバス1500に供給する。

【0026】命令レジスタ群500は実行アドレス格納回路800のインストラクションポインタIP0~IP9と一対一に対応した命令レジスタPR0~PR9で構成されている。

【0027】命令レジスタ選択回路510は実行切換回路200から供給される実行切換信号に従って、命令レジスタPR0~PR9の中から何れか1つを選択し、選択した命令レジスタに格納された命令コードデータを命令デコーダ600に供給すると共に、命令選択回路400から供給される新たな命令コードデータをこの命令レジスタに格納する。

【0028】命令デコーダ600は命令レジスタ選択回路510から供給される命令を解読し、マイクロプロセッサ各部に制御信号を供給する。

【0029】実行アドレス格納回路800は実行しているプログラムの実行アドレスを格納する複数のインストラクションポインタIP0~IP9で構成されている。
【0030】プログラム選択回路900は実行切換回路200から供給される実行切換信号に従って、実行アドレス格納回路800のインストラクションポインタIP0~IP9の中から何れか1つを選択し、選択したインストラクションポインタに格納されたプログラムアドレスデータを命令選択回路400及びアドレス更新回路1000をるいは分岐アドレス設定回路1100から供給されるプログラムアドレスを新たなアドレスとして、このインストラクションポインタに格納する。

30 【0031】実行プログラム管理回路700は実行された命令が処理の起動命令の場合には、命令デコーダ600からの制御信号によって、命令選択回路400から供給される、新たに起動するプログラムの先頭アドレスデータを実行アドレス格納回路800のインストラクションポインタIP0~IP9の中の未使用のインストラクションポインタに格納すると共に、実行切換回路200に実行プログラムの追加指令信号を供給する。また、実行された命令が処理の終了命令の場合には、命令デコーダ600からの制御信号によって、終了するプログラムのプログラムアドレスデータを格納したインストラクションポインタを未使用とすると共に、実行切換回路200に実行プログラムの削除指令信号を供給する。

【0032】アドレス更新回路1000はプログラム選択回路900から供給されたプログラムアドレスデータを更新し、更新したプログラムアドレスデータを内部のレジスタに格納すると共に、プログラム選択回路900に供給する。

レジスタ選択回路 5 1 0 に供給し、選択した命令コード 【0033】分岐アドレス設定回路 1 1 0 0 は、実行さ データがアドレスデータの場合にはアドレスバス 1 6 0 れた命令が分岐命令の場合には、命令選択回路 4 0 0 か 0 、分岐アドレス設定回路 1 1 0 0 及び実行プログラム 50 ら供給される分岐アドレスデータをプログラム選択回路

900に供給する。この時、命令デコーダ600からの制御信号によって、プログラム選択回路900はアドレス更新回路1000から供給される更新アドレスデータではなく、分岐アドレス設定回路1100から供給される分岐アドレスデータを実行アドレス格納回路800の該当するインストラクションポインタに格納する。

【0034】ALU1300はディジタルデータの算術 および論理演算を実行する演算器であり、データバス1500からレジスタA1310及びレジスタB1320 に供給されたデジタルデータの演算を行い、その演算結 10果データをアキュムレータ1330に供給すると共に演算結果に応じてフラグ1340を変化させる。また、アキュムレータ1330及びフラグ1340に格納されたデータは、演算結果の読み出し命令を実行することによって、データバス1500に供給される。

【0035】RAM1400はデータバス1500を介してディジタルデータの読み書きを行うランダムアクセスメモリであり、アドレスデコーダ1410あるいはスタックポインタ1420の何れかが選択した格納領域に対し、ディジタルデータの書き込みあるいは読み出しが20行われる。

【0036】アドレスデコーダ1410はアドレスバス1600から供給されるアドレスデータに応じてRAM1400の格納領域の一部を選択する。

【0037】スタックポインタ1420はRAM1400の格納領域の1つを選択するポインタレジスタとそのポインタレジスタに格納されたデータを1づつ増加あるいは減少させる加減算器で構成され、命令デコーダ600から供給される制御信号によって、ポインタレジスタのデータが増加あるいは減少する。

【0038】 I/Oポート 1200はマイクロプロセッサの外部とのデータの入出力を行う入出力ポートであり、命令デコーダ 600から供給される制御信号に従って、データバス 1500から供給されるディジタルデータを出力端子000015より出力あるいは、入力端子 1001500に供給する。

【0039】以上のように構成された第1の実施例のマイクロプロセッサについて、図1,図2及び図3を用いてその動作を説明する。

【0040】図2及び図3は図1に示すマイクロプロセッサの主要部の入出力信号のタイミングチャートである。

【0041】図2及び図3において、aは外部クロック 入力端子10から供給されるクロック信号を示し、b0 ~b3はタイミングジェネレータ100が出力する命令 の実行サイクルの基準信号を示し、c0~c2は実行切 換回路200が出力するプログラムの実行切換信号を示 し、d0~d2は実行アドレス格納回路800のインストラクションポインタIPO~IP2の終納データを示 し、eはプログラム選択回路900が出力する実行プログラムアドレスデータを示し、fはアドレス更新回路1000からプログラム選択回路900に供給される更新アドレスデータを示す。

10 ·

【0042】以下の説明で、プログラム選択回路900 が実行アドレス格納回路800のインストラクションポ インタIPOに格納されたプログラムアドレスデータを 出力し、また、命令レジスタ選択回路510が命令レジ スタPROに対し、格納されている命令コードデータの 出力及び、新たな命令コードデータの格納を行うことに よって、1つのプログラムが実行される処理サイクルを 処理サイクル0と呼び、同様に、プログラム選択回路9 00が実行アドレス格納回路800のインストラクショ ンポインタIP1~IP9に格納されたプログラムアド レスデータを出力し、また、命令レジスタ選択回路51 Oが命令レジスタPR1~PR9に対し、格納されてい る命令コードデータの出力及び、新たな命令コードデー タの格納を行うことによって、1つのプログラムが実行 される処理サイクルをそれぞれ処理サイクル1~処理サ イクル9と呼ぶことにする。

【0043】まず図2を用いて、1つのプログラムのみを実行している状態から、並列して複数のプログラムの実行を行う状態に移行する場合の動作について説明する

【0044】初期状態として、実行しているプログラム は1つだけであり、この実行しているプログラムをプロ グラムOとする。従って図2の時刻 t Oの時点では、イ ンストラクションポインタ [P 0 にはプログラム 0 の実 行位置を示すアドレスデータAO、その他のインストラ 30 クションポインタIP1~IP9は未使用であるため、 それぞれデータとして、'0'が格納されているとす る。また、命令レジスタPR0~PR9にも初期値とし て、それぞれデータ'0'が格納されているとする。 (命令コードデータが '0' の場合は、マイクロプロセ ッサの動作としてはなにも行われず、実行時間のみが経 過するものとする。) タイミングジェネレータ100は 外部クロック入力端子10からクロック信号 a が供給さ れることによって、命令の実行サイクルの基準信号 b 0 ~b3を発生し、この信号を実行切換回路200及びマ 40 イクロプロセッサの各部に供給する。実行切換回路20 0はこの信号を基準としてプログラムの実行切換信号を 発生する。

【0045】実行切換回路200はタイミングジェネレータから供給される信号b0のリーディングエッジのタイミングで、それぞれ処理サイクル0~処理サイクル9の実行サイクルとなる実行切換信号 $c0\sim c9$ (図2では $c3\sim c9$ は図示していない)を発生する。

換回路200が出力するプログラムの実行切換信号を示 【0046】図2で、時刻 t 8までは実行しているプロ し、d0~d2は実行アドレス格納回路800のインス グラムは、処理サイクル0によって実行されているプロ トラクションポインタIP0~IP2の格納データを示 50 グラム0だけであり、このプログラムの実行を有効とす

12 -

る信号 c 0 の電位が高電位レベルとなり、信号 c 1~ c 9の電位は低電位レベルとなる。(以下、信号の電位は 必ず、高電位レベルと低電位レベルのどちらかの状態と なることとし、高電位レベルの場合を信号のイネーブル 状態と記述する。) 図2で、第1実行サイクル (時刻 t 0~時刻 t 4の期間) では、信号 c 0 がイネーブル状態 であるので、処理サイクル0即ち、プログラム0の実行 サイクルとなる。

【0047】信号c0がイネーブル状態となることによ って、プログラム選択回路900は実行アドレス格納回 10 路800のインストラクションポインタIP0を選択す る。さらに、信号 c O 及び信号 b 3 の両方の信号がイネ ーブル状態となっている期間即ち、時刻 t 0~ t 2の期 間では、プログラム選択回路900は図2eに示すよう に、インストラクションポインタIPOに格納されたプ ログラムアドレスデータAOを命令選択回路4OO及び アドレス更新回路1000に供給する。

【0048】命令選択回路400は命令ROM300に 格納された命令群の中から、プログラム選択回路900 より供給されるプログラムアドレスデータA0に対応す 20 る命令を選択し、命令レジスタ選択回路510に供給す る。命令レジスタ選択回路510は実行切換回路200 から供給される実行切換信号 c 0 がイネーブル状態とな ることによって、インストラクションポインタIPOに 対応した命令レジスタPROを選択し、この命令レジス タPROに初期値として格納されている命令コード

'0'を命令デコーダ600に供給する。命令デコーダ 600は命令コードが'0'であるため、制御信号の出 力は行わない。

信号b1のリーディングエッジが到来すると、命令選択 回路400から供給される命令コードデータをこの命令 レジスタPROに格納する。

【0050】アドレス更新回路1000は図2fに示す ように、プログラム選択回路900から供給されるアド レスデータA0を更新したアドレスデータA0+1を内 部のレジスタに格納し、第1実行サイクルの期間中、プ ログラム選択回路900に供給し続ける。プログラム選 択回路900は、時刻t2で信号b3がイネーブル状態 納されたプログラムアドレスデータAOの出力を中止 し、時刻 t 3 で信号 b 1 のトレイリングエッジが到来す ると、アドレス更新回路1000から供給される更新し たアドレスデータA0+1をインストラクションポイン タIPOに格納する。以上の一連の動作により、プログ ラム0の実行サイクルである第1実行サイクルが終了す る。

【0051】第2実行サイクル (時刻t4~時刻t7の 期間)では、信号cOがイネーブル状態であるので、引 き続きプログラム0の実行サイクルとなる。

【0052】時刻t4で信号b3がイネーブル状態とな ることによって、プログラム選択回路900はインスト ラクションポインタIPOに格納されたプログラムアド レスデータA0+1を命令選択回路400及びアドレス 更新回路1000に供給し、命令レジスタ選択回路51 OはプログラムレジスタPROに格納されている命令を 命令デコーダ600に供給する。

【0053】この命令がプログラム1の実行を起動する ための処理起動命令の場合には、命令デコーダ600か ら供給される制御信号に従って、命令選択回路400は 命令ROM300に格納された命令群の中からプログラ ムアドレスデータA 0+1に対応する命令コードデー タ、即ちこの場合には起動プログラムであるプログラム 1の先頭アドレスデータA1を選択し、実行プログラム 管理回路700に供給する。実行プログラム管理回路7 00は、実行切換回路200に実行プログラム追加信号 を供給すると共に、時刻 t 5で信号 b 2のトレイリング エッジが到来すると、実行アドレス格納回路800の中 で未使用であるインストラクションポインタIP1に命 令選択回路400から供給された起動プログラムの先頭 アドレスデータA1を格納する。

【0054】時刻t6で信号b1のトレイリングエッジ が到来すると、時刻 t 3 の場合と同様に、プログラム選 択回路900はアドレス更新回路1000から供給され た更新アドレスデータA0+2をインストラクションポ インタIPOに格納する。

【0055】第2実行サイクルの実行命令が処理起動命 令であり、第2実行サイクルで命令選択回路400が選 択した命令は新たに起動されるプログラム1の先頭アド 【0049】命令レジスタ選択回路510は時刻t1で 30 レスであるため、命令レジスタPR0には命令レジスタ 選択回路510によって命令コード '0' が格納され

【0056】第3実行サイクル(時刻t7~時刻t8の 期間)では、信号 c Oがイネーブル状態であるので、プ ログラム0の実行サイクルとなり、 命令レジスタ選択 回路510から命令レジスタPR0に格納された命令コ ード '0' が命令デコーダ600に供給される。命令コ ード '0' はマイクロプロセッサの動作としてはなにも 行われないため、第1実行サイクルの場合と同様にし でなくなると、インストラクションポインタIP0に格 40 て、インストラクションポインタIP0に格納されたプ ログラムアドレスの更新と命令レジスタPR〇への新た な命令の格納のみが行われる。

> 【0057】第4実行サイクル (時刻 t 8~時刻 t 12 の期間)では、第2実行サイクルで実行された処理起動 命令により、処理サイクル1の実行サイクルとなり、プ ログラム1の実行を有効とする信号 c 1 がイネーブル状 態となる。

【0058】信号 c 1がイネーブル状態となることによ って、プログラム選択回路900は実行アドレス格納回 50 路800のインストラクションポインタ IP1を選択す

14 ·

る。さらに、信号 c 1 及び信号 b 3 の両方の信号がイネ ーブル状態となっている期間即ち、時刻 t 8~ t 10の 期間では、プログラム選択回路900は図2eに示すよ うに、インストラクションポインタ IP1 に格納された プログラムアドレスデータ A 1 を命令選択回路 4 0 0 及 びアドレス更新回路1000に供給する。

【0059】命令選択回路400は命令ROM300に 格納された命令群の中から、プログラム選択回路900 より供給されるプログラムアドレスデータA1に対応す る命令を選択し、命令レジスタ選択回路510に供給す 10 る。命令レジスタ選択回路510は実行切換回路200 から供給される実行切換信号 c 1 がイネーブル状態とな ることによって、インストラクションポインタ I P 1 に 対応した命令レジスタPR1を選択し、命令レジスタP R1に格納されている命令コード'O'を命令デコーダ 600に供給する。命令デコーダ600は命令コードが '0' であるため、制御信号の出力は行わない。

【0060】命令レジスタ選択回路510は時刻t9で 信号b1のリーディングエッジが到来すると、命令選択 格納する。

【0061】アドレス更新回路1000はプログラム選 択回路900から供給されるアドレスデータA1を更新 したアドレスデータA1+1をプログラム選択回路90 ○に供給する。プログラム選択回路900は、時刻t1 0 で信号 b 3 がイネーブル状態でなくなると、インスト ラクションポインタIP1に格納されたプログラムアド レスデータA1の出力を中止し、時刻t11で信号b1 のトレイリングエッジが到来すると、アドレス更新回路 1000から供給される更新したアドレスデータ A1+ 30 1をインストラクションポインタ IP1 に格納する。以 上の動作により、処理サイクル1、即ち、プログラム1 の実行サイクルである第4実行サイクルが終了する。

【0062】第5実行サイクル(時刻t12~時刻t1 5の期間)では、信号 c O がイネーブル状態となるた め、プログラム〇の実行サイクルとなる。

【0063】第5実行サイクルでは第2実行サイクルの 場合と同様にして、プログラム2の実行を起動するため の処理起動命令が行われる。即ち、命令デコーダ600 から供給される制御信号に従って、実行プログラム管理 40 回路700は、命令選択回路400から供給される起動 プログラムの先頭アドレスデータA2を時刻t13で、 実行アドレス格納回路800の未使用であるインストラ クションポインタ IP2 に格納すると共に、実行切換回 路200に実行プログラム追加信号を供給する。

【0064】 さらに、時刻 t 14では時刻 t 6の場合と 同様にして、アドレス更新回路1000から供給された 更新アドレスデータA0+4がプログラム選択回路90 0によって、インストラクションポインタ IP 0 に格納 される。

【0065】また、第5実行サイクルの実行命令が処理 起動命令であり、第5実行サイクルで命令選択回路40 0が選択した命令は新たに起動されるプログラム2の先 頭アドレスであるため、命令レジスタPR0には命令レ ジスタ選択回路510によって命令コードとして'0' が格納される。

【0066】第6実行サイクル(時刻t15~時刻t1 9の期間)では、信号 c 1 がイネーブル状態であるの で、プログラム1の実行サイクルとなり、命令レジスタ 選択回路510から命令レジスタPR1に格納された命 令コードデータが命令デコーダ600に供給される。 【0067】この命令が分岐命令の場合には、命令デコ ーダ600から供給される制御信号に従って、命令選択 回路400は命令ROM300に格納された命令群の中 からプログラムアドレスデータA1+1に対応する命 令、即ちこの場合には分岐アドレスデータB1を選択 し、分岐アドレス設定回路1100に供給する。

【0068】時刻t16で信号b2のトレイリングエッ ジが到来すると、プログラム選択回路900は分岐アド 回路400から供給される命令を命令レジスタPR1に 20 レス設定回路1100から供給される分岐アドレスデー タB1を実行アドレス格納回路800のインストラクシ ョンポインタIP1に格納する。

> 【0069】第6実行サイクルの実行命令が分岐命令で あり、第6実行サイクルで命令選択回路400が選択し た命令は分岐アドレスであるため、時刻 t 17で信号 b 1のリーディングエッジが到来すると、命令レジスタP R1には命令レジスタ選択回路510によって命令コー ド '0' が格納される。

【0070】また、分岐命令が実行されたため、命令デ コーダ600から供給される制御信号によって、時刻 t 18で信号b1のトレイリングエッジが到来しても、プ ログラム選択回路900はアドレス更新回路1000か ら供給された更新アドレスデータをインストラクション ポインタIP2に格納する動作は行わない。

【0071】第7実行サイクル(時刻t19~時刻t2 2の期間)では、第5実行サイクルで実行された処理起 動命令により、処理サイクル2の実行サイクルとなり、 プログラム2の実行を有効とする信号 c 2がイネーブル 状態となる。

【0072】信号 c 2 がイネーブル状態となることによ って、プログラム選択回路900は実行アドレス格納回 路800のインストラクションポインタIP2を選択す る。さらに、信号 c 2 及び信号 b 0 の両方の信号がイネ ーブル状態となっている期間では、プログラム選択回路 900は図2eに示すように、インストラクションポイ ンタ I P 1 に格納されたプログラムアドレスデータ A 2 を命令選択回路400及びアドレス更新回路1000に 供給する。

【0073】命令選択回路400は命令ROM300に 50 格納された命令群の中から、プログラム選択回路900

る。

16

より供給されるプログラムアドレスデータA2に対応す る命令を選択し、命令レジスタ選択回路510に供給す る。命令レジスタ選択回路510は実行切換回路200 から供給される実行切換信号 c 2 がイネーブル状態とな ることによって、インストラクションポインタ I P 2 に 対応した命令レジスタPR2を選択し、命令レジスタP R2に格納されている命令コード '0' を命令デコーダ 600に供給する。命令デコーダ600は命令コードが '0'であるため、制御信号の出力は行わない。

【0074】命令レジスタ選択回路510は時刻t20 10 で信号 b 1 のリーディングエッジが到来すると、命令選 択回路400から供給される命令を命令レジスタPR2 に格納する。

【0075】アドレス更新回路1000はプログラム選 択回路900から供給されるアドレスデータA2を更新 したアドレスデータA2+1をプログラム選択回路90 0に供給する。プログラム選択回路900は、信号b3 がイネーブル状態でなくなると、インストラクションポ インタ I P 1 に格納されたプログラムアドレスデータ A グエッジが到来すると、アドレス更新回路1000から 供給される更新したアドレスデータA2+1をインスト ラクションポインタ I P 2 に格納する。以上の動作によ り、処理サイクル2即ち、プログラム2の実行サイクル である第7実行サイクルが終了する。

【0076】以下第8~第10実行サイクルでは信号c 0. c1. c2が交互にイネーブル状態となり、順番に 処理サイクル0~処理サイクル2となるため、プログラ ム0~プログラム2が順次実行される。

【0077】以上のようにして、図2の第2、第5実行 30 サイクルで処理起動命令が実行され、実行プログラム管 理回路700が、それまで実行アドレス格納回路800 の未使用領域であったインストラクションポインタIP 1及び I P 2 にそれぞれプログラム 1. プログラム 2の 先頭アドレスデータであるA1及びA2を格納し、実行 切換回路200に実行プログラムの追加指令信号を供給 することによって、第4、第7実行サイクルから処理サ イクル1,処理サイクル2が有効となり、それぞれ、プ ログラム1、プログラム2の実行が開始される。そし て、第8実行サイクル以降では、処理サイクル0~処理 40 サイクル2が順番に行われるため、3つのプログラム、 即ち、プログラム0~プログラム2が時分割で並列に実 行される。

【0078】実行アドレス格納回路800は10個のイ ンストラクションポインタ(IPO~IP9)で構成さ れているので、同様にして、並列に10個のプログラム まで実行することが可能である。

【0079】次に図3を用いて、3つのプログラムを並 列に実行している状態から、1つのプログラムのみが実 行している状態に移行する場合の動作について説明す

【0080】図3で時刻t 0の時点では、処理サイクル 0~処理サイクル2が順番に到来し、それぞれの処理サ イクルでプログラム0~プログラム2の3つのプログラ ムが実行されている。この実行されているプログラムア ドレスデータはA0'~A2'であり、それぞれインス トラクションポインタ I P O~ I P 2 に格納されてお り、その他のインストラクションポインタIP3~IP 9は未使用であるため、それぞれデータとして、'0' が格納されているとする。

【0081】時刻t0~t8の期間では、図2で説明し たようにプログラム0~プログラム2が順次実行されて いる。

【0082】図3の第5実行サイクル(時刻t4~時刻 t 6の期間)では、信号 c 1 がイネーブル状態であるの で、処理サイクル1、即ち、プログラム1の実行サイク ルである。この第5実行サイクルで実行される命令が処 理終了命令の場合、命令デコーダ600から供給される 制御信号によって、実行プログラム管理回路700は実 2の出力を中止し、時刻 t 2 1 で信号 b 1 のトレイリン 20 行切換回路 2 0 0 に実行プログラム削除信号を供給する と共に、時刻 t 5 で信号 b 2 のトレイリングエッジが到 来すると、プログラム 1 のプログラムアドレスデータを 格納しているインストラクションポインタIP1にデー タ '0' を格納し、未使用状態とする。

> 【0083】実行切換回路200は実行プログラム削除 信号が供給されると、第5実行サイクル終了後は、信号 c 1をイネーブル状態にせず、従って、処理サイクル1 の実行時間の割り当てを行わないようにする。

【0084】また、第5実行サイクルの実行命令が処理 終了命令であるため、命令デコーダ600から供給され る制御信号によって、命令レジスタ選択回路510は命 令レジスタPR1に命令コード 'O' を格納し、プログ ラム選択回路900はアドレス更新回路1000から供 給された更新アドレスデータをインストラクションポイ ンタ I P 1 に格納する動作を中止する。

【0085】同様にして、処理サイクル2の実行サイク ルである第6実行サイクル (時刻 t 6~時刻 t 8の期) 間)で、処理終了命令が実行されると、実行プログラム 管理回路700は実行切換回路200に実行プログラム 削除信号を供給すると共に、時刻 t 7で信号 b 2のトレ イリングエッジが到来すると、プログラム2のプログラ ムアドレスデータを格納しているインストラクションポ インタIP2にデータ '0' を格納し、未使用状態とす る。

【0086】実行切換回路200は実行プログラム削除 信号が供給されることによって、第6実行サイクル終了 後は、信号 c 2 をイネーブル状態にせず、処理サイクル 2の実行時間の割り当てを行わないようにする。

【0087】また、命令レジスタ選択回路510は命令 50 レジスタPR2に命令コード'0'を格納し、プログラ

18

ム選択回路900はアドレス更新回路1000から供給 された更新アドレスデータをインストラクションポイン タIP2に格納する動作を中止する。

【0088】第5,第6実行サイクルで処理終了命令が 実行され、処理サイクル1及び処理サイクル2の実行時 間の割り当てが行われなくなる。従って、第7実行サイ クル以降は信号 c O のみがイネーブル状態となり、処理 サイクル0が連続し、プログラム0だけが実行されるよ うになる。

【0089】以上図2、図3を用いて説明したようにし 10 て、並列に実行するプログラムの追加及び削除を行うこ とができる。

【0090】このように第1の実施例では、マイクロプ ロセッサで並列に実行するプログラムを増加させる場合 には、処理起動命令を実行することにより、プログラム 管理回路700は、新たに実行されるプログラムの先頭 アドレスデータを実行アドレス格納回路800のインス トラクションポインタIP0~IP9の中の未使用であ るインストラクションポインタに格納すると共に、実行 切換回路200に実行プログラム追加信号を供給する。 そして、実行切換回路200は並列に実行するプログラ ム数に応じて実行切換信号を発生する。また、並列に実 行するプログラムを減少させる場合には、処理終了命令 を実行することによって、プログラム管理回路700 は、実行を終了させるプログラムのアドレスデータが格 納されたインストラクションポインタのデータ '0' を 格納し、未使用状態とし、実行切換回路200に実行プ ログラム削除信号を供給する。これによって、実行切換 回路200は、実行が終了したプログラムの実行サイク わないようにする。

【0091】即ち、処理起動命令の実行で、新たに実行 するプログラムのアドレスデータがインストラクション ポインタIPO~IP9に格納され、増加したプログラ ム数に応じた実行切換信号が発生され、処理終了命令の 実行で、インストラクションポインタIPO~IP9に 格納されたアドレスデータが削除され、減少したプログ ラム数に応じた実行切換信号が発生されることにより、 行うべき処理数にあわせて、並列に実行されるプログラ ム数を容易に変更することができる。

【0092】その結果、独立に、しかも非同期に発生す る複数の処理に対して即座に対処することができるなお 第1の実施例では、実行アドレス格納回路800は10 個のインストラクションポインタ(IPO~IP9)で 構成されているので、並列に実行できるプログラムは最 大10個までであるが、実行アドレス格納回路800の インストラクションポインタの個数と実行切換回路から 出力する実行切換信号の本数を増減させることによっ て、並列に実行するプログラム数がいくつの場合でも同 動命令や分岐命令は2回の実行サイクルで処理が行われ るようになっているが、命令レジスタ群500 (PRO ~PR9)や命令レジスタ選択回路510をなくし、命 令コードの長さを変えることにより、1回の実行サイク ルで処理を行うようにした場合でも、処理の追加、削除 の動作は全く同様にして実現できる。

【0093】さらに、第1の実施例では処理起動命令が 実行された実行サイクルから2つ目の実行サイクルで、 新たなプログラムが起動されるように説明したが、実行 切換回路200から供給する実行切換信号の出力タイミ ングを変更し、処理起動命令が実行された実行サイクル の次の実行サイクルから、新たなプログラムが起動する ようにしても全く同様に、並列して実行するプログラム の追加を行うことができる。

【0094】第1の実施例では、処理サイクル0で実行 しているプログラム0から処理起動命令を実行し、処理 サイクル1,処理サイクル2の処理が有効となる場合に ついて説明しているが、処理サイクル0からだけではな く、すでに有効となった処理サイクルであれば、その処 20 理サイクルで実行されるプログラムで処理起動命令を実 行することによって、有効となっていない処理サイクル を有効にし、新たなプログラムをその処理サイクルで実 行させることができる。

【0095】第1の実施例で、実行アドレス格納回路8 00のインストラクションポインタの何れか1つ、例え ば、IPOにはマイクロプロセッサの起動時に、あらか じめ決められたプログラムアドレスAinが自動的に設 定されるように実行アドレス格納回路800を構成し、 さらに実行切換回路は起動時には、必ず信号 c Oをイネ ルとなっていた処理サイクルの実行時間の割り当てを行 30 ーブルにするように構成することによって、命令ROM 300のアドレスAinに対応する格納領域に初期プロ グラムを格納しておけば、マイクロプロセッサの初期状 態では常に1つのプログラムが起動できるようになる。 この初期プログラムの中で、マイクロプロセッサの初期 設定や以後起動するプログラムのためのデータ等の初期 設定を行うことによって、簡単に初期化を行うことがで きる。

> 【0096】第1の実施例では、実行アドレス格納回路 800は独立したアドレスデータ格納回路として構成し ているが、インストラクションポインタIPO~IP9 をRAM1400のデータ格納領域内の一部の領域で実 現し、実行プログラム管理回路700及びプログラム選 択回路900が、RAM1400内部のインストラクシ ョンポインタとして割り当てられた格納領域に対して動 作を行うように構成すしても全く同様の動作が実現でき

【0097】第1の実施例では、データの演算のために 使用するレジスタA1310、レジスタB1320、ア キュムレータ1330, フラグ1340はそれぞれ1つ 様にして実現できる。また、第1の実施例では、処理起 50 であるが、これら全てを処理サイクルごとに独立に設け るように構成することによって、並列にディジタルデー タの算術および論理演算を容易に実行することが可能な マイクロプロセッサを実現することができる。

【0098】図4は、本発明の第2の実施例のマイクロ プロセッサの構成を示すブロック図である。図4では、 図1で示される第1の実施例であるマイクロプロセッサ と同一の構成要素については図1と同じ符号で示してい る。第1の実施例との構成の差異は、連続処理制御手段 となる連続処理制御回路2000を新たに設けた点であ る。連続処理制御回路2000は、実行された命令が連 10 続処理開始命令の場合には、この命令を実行したプログ ラムが連続して処理の実行を行うように、実行切換禁止 信号を連続処理終了命令が実行されるまで、実行切換回 路200に供給する。実行切換回路200は、連続処理 制御回路2000から実行切換禁止信号が供給されてい る期間には、プログラムの実行切換を行わない。

【0099】以上のように構成された第2の実施例のマ イクロプロセッサについて、図4及び図5を用いてその 動作を説明する。

【0100】図5は図4に示すマイクロプロセッサの主 20 要部の入出力信号のタイミングチャートである。

【0101】図5において、aは外部クロック入力端子 10から供給されるクロック信号を示し、b0~b3は タイミングジェネレータ100が出力する命令の実行サ イクルの基準信号を示し、c0~c2は実行切換回路2 00が出力するプログラムの実行切換信号を示し、d0 ~d2は実行アドレス格納回路800のインストラクシ ョンポインタIPO~IP2の格納データを示し、eは プログラム選択回路900が出力する実行プログラムア ドレスデータを示し、fはアドレス更新回路1000か 30 来し、プログラム0~プログラム2が順次実行される。 らプログラム選択回路900に供給される更新アドレス データを示し、gは連続処理制御回路2000が実行切 換回路200に供給する実行切換禁止信号を示す。

【0102】以下の説明では、第1の実施例で説明した ように、プログラム選択回路900が実行アドレス格納 回路800のインストラクションポインタIP0~IP 9に格納されたプログラムアドレスデータを出力し、ま た、命令レジスタ選択回路510が命令レジスタPR0 ~PR9に対し、格納されている命令コードデータの出 力及び、新たな命令コードデータの格納を行うことによ 40 を実行する前の状態から、実行切換回路200は実行切 って、1つのプログラムが実行される処理サイクルをそ れぞれ処理サイクル0~処理サイクル9と呼ぶことにす

【0103】図5で時刻t0の時点では、処理サイクル 0~処理サイクル2が順番に到来し、それぞれの処理サ イクルでプログラム0~プログラム2の3つのプログラ ムが実行されている。この実行されているプログラムの プログラムアドレスデータはNO~N2であり、それぞ れインストラクションポインタIPO~IP2に格納さ

~ I P 9 は未使用であるため、それぞれデータとして、 '0'が格納されているとする。

【0104】時刻t0~t6の期間では、第1の実施例 で説明したように実行切換回路200から供給される信 号 c 0~ c 2が順次イネーブル状態となることによっ て、処理サイクル0~処理サイクル2が順番に到来し、 プログラム0~プログラム2が順次実行されている。

【0105】図5の第5実行サイクル(時刻t4~時刻 t 6の期間)では、信号 c 1 がイネーブル状態であるの で、処理サイクル1即ち、プログラム1の実行サイクル である。この第5実行サイクルで実行される命令が連続 処理開始命令の場合、命令デコーダ600から供給され る制御信号によって、図5gに示されるように、時刻 t 5で連続処理制御回路2000から実行切換回路200 に出力される実行切換禁止信号がイネーブル状態とな る。実行切換禁止信号がイネーブル状態となることによ って、実行切換回路200は実行の切換を中断するた め、第6~第8実行サイクルでは、信号 c 1 がイネーブ ル状態になったままとなり、プログラム1の実行が連続 して行われる。

【0106】第8実行サイクル(時刻t8~時刻t10 の期間) で連続処理終了命令が実行されると、命令デコ ーダ600から供給される制御信号によって、図5gに 示されるように、時刻 t 9 で実行切換禁止信号がイネー ブル状態でなくなる。実行切換禁止信号がイネーブル状 態でなくなることによって、実行切換回路200は実行 の切換を再開し、即ち、第9実行サイクルからは、再 び、信号 c 2、 c 0、 c 1 の順に実行の切換動作を再開 するため、処理サイクル0~処理サイクル2が順番に到 【0107】このように第2の実施例では、連続処理開 始命令を実行することによって、連続処理制御回路20 00が実行切換禁止信号を出力し、実行切換回路200 が実行の切換を中断するため、この連続処理開始命令を 実行したプログラムのみが実行を連続的に行うようにな る。そして、このプログラムが、連続して実行する一連 の命令群の実行を完了し、連続処理終了命令を実行する と、連続処理制御回路2000は実行切換禁止信号の出 力を中止するため、このプログラムが連続処理開始命令 換信号の出力を再開する。

【0108】即ち、連続処理開始命令を実行した後に、 一連の命令群を実行し、その後に、連続処理終了命令を 実行することによって、連続して行う処理が複数の命令 で構成され、この処理の実行中は他のプログラムの実行 を禁止する必要がある一連の処理を容易に行うことがで きる。

【0109】従って、従来のように複数のプログラムで 共有しているメモリーや入出力回路に対し、2つ以上の れており、その他のインストラクションポインタIP3 50 プログラムが全く同時に使用するということが起きず、

メモリーの同一領域や入出力ポートのデータを同時に変 更することによって生じるプログラムの誤動作の発生を 簡単に防止することができる。

【0110】その結果、マイクロプロセッサの中で共有 しているメモリーや入出力回路のハードウェアも簡単な 構成にすることができる。

【0111】なお、第2の実施例では、処理サイクル1 の時に、プログラム1が連続処理開始命令を実行し、プ ログラム1の実行が連続的に行われる場合について説明 しているが、何れの処理サイクルで実行されているプロ 10 グラムであっても、連続処理開始命令を実行することに よって、連続的に実行を続けることが可能である。

【0112】また、第2の実施例では、連続処理開始命 令と連続処理終了命令の実行サイクルを除いて、1つの プログラムが2サイクル連続して実行を行う場合につい て説明しているが、連続処理開始命令を実行してから、 連続処理終了命令を実行するまでに、いくつの命令を実 行する場合でも全く同様にして、命令を連続的に実行す ることが可能である。

プロセッサの構成を示すブロック図である。図6では、 図1で示される第1の実施例であるマイクロプロセッサ と同一の構成要素については図1と同じ符号で示してい る。第1の実施例との構成の差異は、実行状態フラグ3 000を新たに設けた点である。実行状態フラグ300 0は、実行アドレス格納回路800の各インストラクシ ョンポインタIPO~IP9の使用状況(プログラムア ドレスデータが格納されているかどうか)を示す10ビ ットのフラグレジスタであり、このフラグレジスタは実 行プログラム管理回路700によって設定される。即 ち、このフラグレジスタはその最下位ビットから順に、 各インストラクションポインタIPO~IP9に対する プログラムアドレスの設定の有無を示すフラグとなって おり、実行プログラム管理回路700から供給される信 号によって、インストラクションポインタにプログラム アドレスデータが設定された場合には、データ '1'、 インストラクションポインタが未使用となった場合に は、データ '0' がこのフラグレジスタの対応するビッ トに格納される。(以降、実行状態フラグ3000の特 される場合をそれぞれ、ビットがセットあるいはリセッ トされると記述する。) また、命令デコーダ600から 供給される制御信号により、実行状態フラグ3000の フラグレジスタのデータはデータバス1500に供給さ れる。

【0114】以上のように構成された第3の実施例のマ イクロプロセッサについて、図6及び図7を用いてその 動作を説明する。

【0115】図7は図6に示すマイクロプロセッサの主 要部の入出力信号のタイミングチャートである。

【0116】図7において、aは外部クロック入力端子 10から供給されるクロック信号を示し、60~63は タイミングジェネレータ100が出力する命令の実行サ イクルの基準信号を示し、c0~c2は実行切換回路2 00が出力するプログラムの実行切換信号を示し、 d0 ~d 2は実行アドレス格納回路800のインストラクシ ョンポインタIPO~IP2の格納データを示し、eは プログラム選択回路900が出力する実行プログラムア ドレスデータを示し、fはアドレス更新回路1000か らプログラム選択回路900に供給される更新アドレス

データを示し、hは実行状態フラグ3000の内部のフ

ラグの状態を示す。

22

【0117】以下の説明では、第1, 第2の実施例で説 明したように、プログラム選択回路900が実行アドレ ス格納回路800のインストラクションポインタIP0 ~ I P 9 に格納されたプログラムアドレスデータを出力 し、また、命令レジスタ選択回路510が命令レジスタ PRO~PR9に対し、格納されている命令コードデー タの出力及び、新たな命令コードデータの格納を行うこ 【0113】図6は、本発明の第3の実施例のマイクロ 20 とによって、1つのプログラムが実行される処理サイク ルをそれぞれ処理サイクル0~処理サイクル9と呼ぶこ とにする。

> 【0118】図7で時刻t0の時点では、マイクロプロ セッサで実行しているプログラムは、処理サイクル0に よって実行されているプログラム0だけであり、従って インストラクションポインタIPOにはアドレスデータ A O、その他のインストラクションポインタ I P 2~ I P9は未使用であるため、それぞれデータとして、

'0'が格納されているとする。また、実行状態フラグ 3000のフラグレジスタはプログラム0のプログラム アドレスが格納されるIPOに対応するビット位置、即 ち最下位ビットのみがセットされているので、このフラ グレジスタのデータは'1'となっている。

【0119】図7の第2実行サイクル(時刻t1~時刻 t3の期間)では、第1の実施例で説明したように実行 切換回路200から供給される信号 c 0 がイネーブル状 態であるので、処理サイクル0即ち、プログラム0の実 行サイクルである。この第2実行サイクルで処理起動命 令が実行されると、命令デコーダ600から制御信号が 定のビットにデータ '1' あるいはデータ '0' が格納 40 供給され、命令選択回路400は命令ROM300に格 納された命令群の中からプログラムアドレスデータAO +1に対応する命令、即ちこの場合には起動プログラム であるプログラム 1 の先頭アドレスデータ A 1 を選択 し、実行プログラム管理回路700に供給する。

> 【0120】実行プログラム管理回路700は、時刻t 2で信号b2のトレイリングエッジが到来すると、実行 アドレス格納回路800の中で未使用であるインストラ クションポインタ IP 1 に命令選択回路 4 0 0 から供給 された起動プログラムの先頭アドレスデータA 1を格納 50 すると共に、実行切換回路200に実行プログラム追加

24

信号を供給し、実行状態フラグ3000のフラグレジス タのインストラクションポインタIP1に対応するビッ ト位置即ち最下位から2ビット目のフラグをセットす る。このビットがセットされることによって、フラグレ ジスタのデータは'3'となる。

【0121】この第2実行サイクルで処理起動命令が実 行されることにより、第4実行サイクルから処理サイク ル1が有効となり、新たに起動されたプログラムである プログラム1の実行が開始される。

【0122】第5実行サイクル(時刻t6~時刻t8の 10 期間)では、信号cOがイネーブル状態であるので、プ ログラム0の実行サイクルとなる。

【0123】この第5実行サイクルで処理起動命令が実 行されると、第2実行サイクルの場合と同様にして、時 刻 t 7で信号 b 2のトレイリングエッジの到来によっ て、実行プログラム管理回路700は、実行アドレス格 納回路800の中で未使用であるインストラクションポ インタIP2に命令選択回路400から供給された起動 プログラムであるプログラム2の先頭アドレスデータA 2を格納すると共に、実行切換回路200に実行プログ 20 ラム追加信号を供給し、実行状態フラグ3000のフラ グレジスタのインストラクションポインタ IP2に対応 するビット位置即ち最下位から3ビット目のフラグをセ ットする。このビットがセットされることによって、フ ラグレジスタのデータは'7'となる。

【0124】この第5実行サイクルで処理起動命令が実 行されることにより、第7実行サイクルから処理サイク ル2が有効となり、新たに起動されたプログラムである プログラム2の実行が開始される。

【0125】第9実行サイクル(時刻t11~時刻t1 30 3の期間)では、信号 c 1 がイネーブル状態となるの で、処理サイクル1即ち、プログラム1の実行サイクル となる。この第9実行サイクルで処理終了命令が実行さ れると、命令デコーダ600から供給される制御信号に 従って、時刻 t 1 2 で信号 b 2 のトレイリングエッジが 到来することで、実行プログラム管理回路700はプロ グラム1のプログラムアドレスデータを格納しているイ ンストラクションポインタIP1にデータ'0'を格納 し、未使用状態とすると共に、実行切換回路200に実 行プログラム削除信号を供給し、実行状態フラグ300 0のフラグレジスタのインストラクションポインタ 1 P 1に対応するビット位置、即ち最下位から2ビット目の フラグをリセットする。このビットがリセットされるこ とによって、フラグレジスタのデータは'5'となる。 【0126】以上のように、実行状態フラグ3000の フラグレジスタは処理起動命令及び処理終了命令によっ て、各ビットがセットあるいはリセットされるため、こ のフラグレジスタは常にインストラクションポインタI PO~IP9の動作状態を示している。従って、実行状 態フラグ3000のフラグレジスタのデータを読み出す 50

命令を実行し、このフラグレジスタのデータをデータバ ス1500に供給することによって、実行中のプログラ ムがさらに処理を起動できるかどうかを判断することが 可能となる。

【0127】このように第3の実施例では、処理起動命 令が実行されると、実行プログラム管理回路700は、 実行を開始するプログラムの先頭アドレスデータを実行 アドレス格納回路800の未使用であるインストラクシ ョンポインタに格納すると共に、実行状態フラグ300 0のフラグレジスタに対し、新たにプログラムの先頭ア ドレスを格納したインストラクションポインタに対応す るビット位置のフラグをセットする。また、処理終了命 令が実行されると、実行プログラム管理回路700は、 実行を終了するプログラムのプログラムアドレスデータ が格納されたインストラクションポインタにデータ '0'を格納し、未使用状態とすると共に、実行状態フ ラグ3000のフラグレジスタに対し、この未使用とな

ったインストラクションポインタに対応するビット位置 のフラグをリセットする。

【0128】即ち、実行状態フラグ3000のフラグレ ジスタは、新たなプログラムが起動されると、そのプロ グラムを実行するために使用されているインストラクシ ョンポインタに対応したビット位置がセットされ、プロ グラムが終了すると、そのプログラムを実行するために 使用されていたインストラクションポインタに対応した ビット位置がリセットされるので、この実行状態フラグ 3000のフラグレジスタを確認することによって、イ ンストラクションポインタの使用状況つまり実行プログ ラム数を容易に把握することができる。

【0129】従って、ソフトウェア的に複数のプログラ ムを実行する従来のタスクモニタ等のように、複数のプ ログラムの実行状態の管理を行うための複雑なプログラ ム処理が不要となり、簡単なプログラムで並列に実行し ているプログラムの実行状態の管理を行うことができ る。

【0130】その結果、このプロセッサではプログラム の実行スケジュール管理等を簡単に行うことができる。 【0131】なお、第3の実施例では実行状態フラグ3 000によって、インストラクションポインタの使用状 40 況のみを確認するように説明しているが、実行中のプロ グラムに対し、特定のプログラムはどのプログラムが実 行した処理起動命令によって、起動されたかを確認した り、インストラクションポインタにプログラムアドレス データは格納されているが、連続処理開始命令等によ り、一時的に実行が中断されているプログラムを確認す ることも、実行状態フラグ3000のビット数やフラグ レジスタの種類を増やすことにより、全く同様にして実 現できる。

[0132]

【発明の効果】以上のように本発明によれば、並列に実

行するプログラム数を増加させる場合には、プログラム管理手段が、実行するプログラムのプログラムアドレスデータを実行アドレス格納手段に追加し、実行切換手段が増加した実行プログラム数に応じて、プログラムの実行切換信号を発生する。また、並列に実行するプログラム数を減少させる場合には、プログラム管理手段が、実行を終了させるプログラムのプログラムアドレスデータを実行アドレス格納手段から削除し、実行切換手段が減少した実行プログラム数に応じて、プログラムの実行切換信号を発生する。

【0133】従って、従来のように、複数のマイクロプロセッサを使用したり、1つのマイクロプロセッサ上で、複数のプログラムの実行の切換を可能にするソフトウェアであるタスクモニタ等を使用することなく、必要な数だけ複数のプログラムを容易に実行することができる。その結果、独立に、しかも非同期に発生する複数の処理に対して即座に対処することができる。

【図面の簡単な説明】

【図1】本発明の第1の実施例のマイクロプロセッサの 構成を示すブロック図

【図2】図1に示すマイクロプロセッサで並列に実行するプログラム数を増加させる場合の主要部の入出力信号のタイミングチャート

【図3】図1に示すマイクロプロセッサで並列に実行するプログラム数を減少させる場合の主要部の入出力信号のタイミングチャート

【図4】本発明の第2の実施例のマイクロプロセッサの 構成を示すブロック図

【図5】図4に示すマイクロプロセッサの主要部の入出 力信号のタイミングチャート


【図6】本発明の第3の実施例のマイクロプロセッサの 構成を示すブロック図 【図7】図6に示すマイクロプロセッサの主要部の入出 力信号のタイミングチャート

26 ·


【符号の説明】

- 10 外部クロック入力端子
- 100 タイミングジェネレータ
- 200 実行切換回路
- 300 命令ROM
- 400 命令選択回路
- 500 命令レジスタ群
- 10 510 命令レジスタ選択回路
 - 600 命令デコーダ
 - 700 実行プログラム管理回路
 - 800 実行アドレス格納回路
 - 900 プログラム選択回路
 - 1000 アドレス更新回路
 - 1100 分岐アドレス設定回路
 - 1200 1/0ポート
 - 1300 ALU
 - 1310 レジスタA
- 20 1320 レジスタB
 - 1330 アキュムレータ
 - 1340 フラグ
 - 1400 RAM
 - 1410 アドレスデコーダ
 - 1420 スタックポインタ
 - 1500 データバス
 - 1600 アドレスバス
 - 2000 連続処理制御回路
 - 3000 実行状態フラグ
- 30 PRO~PR9 命令レジスタ
 - 00~015 出力端子
 - IO~I15 入力端子


【図1】




【図2】




【図3】




【図4】







【図6】



【図7】

